26.05.2026 18:23
Европейский серверный процессор Rhea1 успешно прошел первый запуск в лаборатории Французский чипмейкер SiPearl отчиталс
Европейский серверный процессор Rhea1 успешно прошел первый запуск в лаборатории
Французский чипмейкер SiPearl отчитался об успешном первом включении и старте тестирования своего процессора Rhea1, созданного для суверенных суперкомпьютеров. Чип спроектирован в рамках программы European Processor Initiative (EPI) и станет основой вычислительных кластеров первого европейского суперкомпьютера экзафлопсного класса JUPITER. Инженеры запустили 12-недельный цикл функциональной проверки, чтобы протестировать все аппаратные блоки, интерфейсы и стабильность софта. Начать коммерческие поставки готовых процессоров планируют в конце 2026 года.
Кристалл Rhea1 содержит 61 миллиард транзисторов. На одной подложке объединены 80 ядер Arm Neoverse V1 (каждое с двумя 256-битными векторными блоками SVE), четыре стека встроенной памяти HBM2e общим объемом 64 ГБ для быстрой работы с ИИ-моделями и четырехканальный контроллер оперативной памяти DDR5. Для связи со сторонними ускорителями предусмотрены 104 линии интерфейса PCIe 5.0. Помимо высокой энергоэффективности, авторы делают упор на аппаратную безопасность, гарантируя заказчикам полное отсутствие скрытых уязвимостей и встроенных механизмов удаленной блокировки (бэкдоров и kill-switches).
Французский чипмейкер SiPearl отчитался об успешном первом включении и старте тестирования своего процессора Rhea1, созданного для суверенных суперкомпьютеров. Чип спроектирован в рамках программы European Processor Initiative (EPI) и станет основой вычислительных кластеров первого европейского суперкомпьютера экзафлопсного класса JUPITER. Инженеры запустили 12-недельный цикл функциональной проверки, чтобы протестировать все аппаратные блоки, интерфейсы и стабильность софта. Начать коммерческие поставки готовых процессоров планируют в конце 2026 года.
Кристалл Rhea1 содержит 61 миллиард транзисторов. На одной подложке объединены 80 ядер Arm Neoverse V1 (каждое с двумя 256-битными векторными блоками SVE), четыре стека встроенной памяти HBM2e общим объемом 64 ГБ для быстрой работы с ИИ-моделями и четырехканальный контроллер оперативной памяти DDR5. Для связи со сторонними ускорителями предусмотрены 104 линии интерфейса PCIe 5.0. Помимо высокой энергоэффективности, авторы делают упор на аппаратную безопасность, гарантируя заказчикам полное отсутствие скрытых уязвимостей и встроенных механизмов удаленной блокировки (бэкдоров и kill-switches).